IBM ก้าวล้ำเปิดตัวชิป 0.7nm ชูเทคโนโลยีซ้อนทรานซิสเตอร์ 3D เพิ่มประสิทธิภาพเหนือชั้น

IBM ประกาศความสำเร็จครั้งสำคัญในวงการเซมิคอนดักเตอร์ ด้วยการเปิดตัวเทคโนโลยีชิปขนาด 0.7 นาโนเมตร ซึ่งถือเป็นก้าวสำคัญของการย่อขนาดวงจรให้เล็กลงกว่าเดิม โดยหัวใจหลักของนวัตกรรมนี้คือการใช้เทคนิคการซ้อนทรานซิสเตอร์ในแนวตั้งแบบ 3 มิติ

นวัตกรรม 3D Sequential Integration

เบื้องหลังประสิทธิภาพที่เหนือกว่านี้ คือการนำเทคนิค 3D Sequential Integration หรือการเชื่อมต่อวงจรแบบสามมิติ มาใช้งานร่วมกับกระบวนการ Thin Dielectric Wafer Bonding โดยเป็นการเชื่อมเวเฟอร์ที่มีโครงสร้างแบบ Nanosheet สองแผ่นเข้าด้วยกัน และคั่นกลางด้วยชั้นฉนวนที่มีความบางเป็นพิเศษ วิธีการนี้ช่วยให้ทรานซิสเตอร์จากเวเฟอร์คนละชั้นสามารถนำมาประกบและจัดเรียงซ้อนกันในแนวตั้ง จนสามารถทำงานร่วมกันเป็นวงจร CMOS เดียวกันได้อย่างมีประสิทธิภาพ

ประสิทธิภาพที่เพิ่มขึ้นและการใช้เครื่องจักรระดับสูง

จากการทดสอบ IBM ระบุว่าเทคโนโลยีดังกล่าวช่วยยกระดับประสิทธิภาพการทำงานให้สูงขึ้นถึง 50% ในขณะที่สามารถประหยัดพลังงานได้มากกว่าเดิมถึง 70% เมื่อเปรียบเทียบกับเทคโนโลยีในปัจจุบัน นอกจากนี้ ความสำเร็จดังกล่าวยังได้รับปัจจัยสนับสนุนจากการใช้เครื่อง High-NA EUV รุ่นล่าสุดจาก ASML ซึ่งมีความละเอียดในการสร้างลวดลายวงจรที่สูงกว่าเครื่อง EUV รุ่นก่อนหน้า ทำให้สามารถผลิตวงจรที่มีขนาดเล็กกว่า 1 นาโนเมตรได้อย่างแม่นยำ

สถานะปัจจุบันและการก้าวสู่เชิงพาณิชย์

อย่างไรก็ตาม IBM ได้ย้ำชัดเจนว่าเทคโนโลยี 0.7 นาโนเมตรนี้ ยังคงอยู่ในขั้นตอนของการวิจัยและการสาธิตทางวิศวกรรมเท่านั้น ยังไม่ใช่กระบวนการผลิตเพื่อการพาณิชย์ในขณะนี้ โดยบริษัทมองว่าเทคโนโลยีนี้จะเป็นรากฐานสำคัญให้กับอุตสาหกรรมเซมิคอนดักเตอร์ในอนาคต และคาดการณ์ว่าอาจต้องใช้เวลาอีกหลายปีก่อนที่จะมีการนำไปประยุกต์ใช้ในการผลิตจริงในวงกว้างต่อไป